実験計画法を用いた高速ハードウェアインタフェース開発<meta http-equiv="Content-Type" content="text/html; charset=UTF-8" />SiSoftのシニアスタッフエンジニア、Richard Allred 直交
Si Soft社長兼CTO、バリー・カッツ氏
インターネットの使用が爆発的に増加しているため、帯域幅機能に大きな需要があります。 これにより、コンピュータ通信業界は、通信リンクの回線速度、密度および電力消費を改善するために絶えず限界を押し広げることを余儀なくされている。
これらのリンクの設計は非常に複雑な作業であり、競争力のある製品を生み出すためには、コスト、性能、電力などの複数の目的を検討する必要があります。 このポスターでは、実験計画法と応答曲面モデリング手法がどのように使用されたかについて説明し、説明します。
製造上のばらつきを定量化し、歩留まり性能を見積もるために、設計問題に答えます。 この努力により、業界初の100ギガビットイーサネットCMOS PHYチップセットが誕生しました。
実験計画
