반도체 웨이퍼 제조 공정은 물리학과 공학의 놀라운 업적으로, 수천 개의 미세한 단계가 서로 연결되어 현대 사회에 필수적인 장치를 만들어냅니다. 공정의 각 단계에서 다양한 장비들이 웨이퍼 표면을 물리적으로 변형하여 원하는 층 프로파일을 얻는 작업을 수행합니다. 전체 공정의 복잡성으로 인해, 결함을 최소화하고 제품 수율을 극대화하기 위해 최적화된 레시피로 장비를 보정하는 것이 필수적입니다.
대량 생산을 통해 대부분의 쉬운 문제들이 해결되었으며, 제품 엔지니어는 더욱 미묘한 결함을 제거하여 공정을 더욱 개선해야 할 책임을 지게 되었습니다. 이러한 결함 시그니처는 공정 도구의 물리적 구조나 이동 패턴과 유사한 경우가 많으며, 공정 변동과 방대한 테스트 실패 데이터 아래에 숨겨진 낮은 고장률(<500ppm)을 보입니다. 본 논문에 제시된 방법론을 사용하여, 가려진 웨이퍼 결함 시그니처를 발견하는 데 있어 입증 가능한 성공을 거두었고, 이를 통해 파운드리에서 결함 분석 및 시정 조치를 시행할 수 있었습니다.
