半導体ウェーハ製造プロセスは、物理学と工学の驚異的な成果であり、数千もの微細な工程が積み重ねられ、現代社会に不可欠なデバイスが生み出されます。プロセスの各段階では、様々なツールセットがウェーハ表面を物理的に変化させ、所望の層プロファイルを実現します。プロセス全体の複雑さから、欠陥を最小限に抑え、製品歩留まりを最大化するために、ツールを最適化されたレシピで調整することが不可欠です。
量産体制の整備により、容易に解決できる問題の多くは解決済みとなり、より微細な欠陥を排除することでプロセスをさらに改善する責任は製品エンジニアに委ねられることになります。これらの欠陥シグネチャは、プロセスツールの物理的構造や動作パターンに類似していることが多く、不良率も低く（500ppm未満）、プロセスばらつきや膨大なテスト不良データに埋もれています。本稿で概説した方法論を用いることで、見えにくいウェーハ欠陥シグネチャを発見し、ファウンドリによる不良解析と是正措置の実施に繋げることに成功しました。
私たちが製造するすべてのウェハーには、歩留まりを左右する微細なパターンという秘密が隠されています。10年以上にわたり、JMPはこれらの秘密を解き明かすための私のツールボックスの重要なアイテムでした。
AMDの製品開発エンジニア、ジェイソン・パケットです。本日は、JMPが私と私のチームにとって、隠れたシグナルを発見し、真の変化を促進する上でどのように役立ったかをご紹介したいと思います。まず、免責事項を申し上げます。このプレゼンテーションのために作成したデータはすべて、説明のみを目的としてシミュレーションされたものであり、法務チームの承認を得て、このプレゼンテーションで提示できるようにしたものです。
私の職務では、時間の約90%を製品テストデータの精査に費やし、歩留まり改善の機会を探しています。その理由は、ウェーハ製造が当社にとって最も大きなコストの一つであり、わずかな歩留まり改善でも数百万ドルのコスト削減につながる可能性があるからです。歩留まりの低下自体は様々な理由で発生しますが、今日はウェーハ製造中に発生するシステマティック欠陥に焦点を当てたいと思います。
ウェハーの製造工程では、数百もの極めて精密な工程をウェハーが通過しますが、その工程では粒子汚染、プロセスの変動、装置のずれや較正ミス、さらには設計の感度などにより欠陥が発生する可能性があります。
ポスターの中央を見ると、いわゆるウェーハマップがあります。これは、グラフビルダープラットフォーム内で視覚化されたJMPのマップシェイプを使用して生成されています。ウェーハマップ上の、この大きな赤い四角形の中に拡大した小さな四角形はダイと呼ばれ、基本的にはパッケージ化されていないチップです。欠陥データを空間的に視覚化する標準的な方法は、ウェーハマップを積み重ねて、多数のウェーハにおける各ダイ位置の平均的な合否結果を示すことです。この例では、JMPの美しい黒体放射カラースキームを選択しました。これは、歩留まりの低い領域を明るく、歩留まりの高い領域を暗く表示します。これらの染料レベルのウェーハマップは、中心や端に見られるような大規模なパターンを見つけるための優れたツールです。しかし残念ながら、これは非常に微細なシグネチャ、特に製品のダイサイズがかなり大きくなると、不十分になります。
これを回避するには、より深く掘り下げることができます。ダイレベルでの合否結果だけでなく、サブダイレベルの結果、つまりダイサブレベルの構造（タイルと呼びます）を見ることができます。各ダイは多数のタイルで構成されており、それぞれに固有の機能があり、個別にテストすることができます。設計レイアウトデータベースを使用することで、これらのタイルのすべての頂点の座標情報を抽出し、Graph Build内でタイルの不合格率を空間的に表示するためのマップシェイプファイルを生成することができます。この例として、右上にタイルのフロアプランと、奇妙な形状のタイルの1つがどのように見えるかを示した内訳が表示されています。
これにより粒度は大幅に改善されますが、いくつか注目すべき制約があります。第一の制約は、この単純なタイルの故障率や歩留まりデータでは、いわゆるランダム欠陥が考慮されないことです。これは、タイル自体に標準的な、あるいは一貫した密度がないためです。実際には、タイルの密度は大きく異なります。簡単に言えば、回路密度の高いタイルは、密度の低いタイルよりもランダム欠陥が発生する確率が高くなります。これを補正しないと、通常の変動自体が外れ値シグネチャと解釈され、探している真の外れ値でさえノイズに埋もれてしまう可能性があります。
これに対処するため、設計データベースを用いて、いわゆる「クリティカルエリア」を計算します。各タイルについて、スライドに示したポアソン分布の降伏モデル方程式を用いてタイルの不良データを正規化します。これにより、実際の状況を最もよく表す、エリアごとの真の欠陥密度が得られます。私たちが直面する2つ目の制約は、空間データ自体が通常、製品ごとに分析されることです。製品によって染料のサイズ、形状、タイルの配置が異なります。そのため、製品間の直接比較は非常に困難です。
標準化された方法で製品を直接比較できないため、共通のシグネチャは検出されず、気づかれないことがよくあります。外れ値のシグネチャは、単独では弱い、あるいはノイズのように見えることさえあります。しかし、もしこれらをすべて組み合わせることができたらどうなるでしょうか？
これを実現する私たちのアプローチは次のとおりです。まず、左上に書いたJSLスクリプトを使って、1ミリメートル四方の細かいグリッドを持つウェーハマップの標準化されたマップシェープファイルを作成します。この非常に細かいウェーハマップを入力します。次に、製品タイルと標準化されたマップグリッド間の重なり領域を計算します。今回は、Pythonの非常に便利なパッケージ「Shapely」を使用しました。最後に、これまでに計算したすべてのタイル密度データを結合し、ウェーハマップ上の各グリッドにおける各タイルの重なりの寄与度に応じてスケーリングします。こうして、標準化された欠陥密度のウェーハマップを生成できます。
右上を見ると、これらの正方形グリッド内の重なり領域を示す分布図があります。製品タイルと部分的にしか重なっていないグリッド領域がかなり多くあることがはっきりと分かります。これは、均一なグリッドが、必要なタイルと重なるだけでなく、ダイ間やダイの外周にある、実際にはそれほど重要ではない薄い領域とも重なり合っているためです。欠陥密度マップの精度を高めるため、これらのグリッド領域は以降の分析から除外します。
細かい点はすべて解決したので、結果が何を示しているかを見てみましょう。
左側に示されているのは、それぞれが極めて薄い物体上に生成された4つの架空の製品欠陥密度マップです。中には、他の物体よりも顕著な特徴を持つものもありますが、重要な特徴が欠落しているため、全体像は不明瞭です。このアプローチの魔法は、すべての製品を1つの欠陥密度マップに重ね合わせたときに発揮されます。隠れていた宝石が、まるで日のようにはっきりと姿を現します。
これはすべてシミュレーションデータだとは思いますが、この図はクールだと思いませんか？素晴らしいと思いませんか？私もそう思います。興味のある方のために言っておきますが、これらのシグネチャはすべて、JMPのランダム関数と三角関数の関数を少し組み合わせて作成しました。プレゼンテーション用に少し見栄えを良くするために、あちこちに微調整を加えています。
この手法を用いることで、これまでは全く見過ごされていたであろう、非常に微細な欠陥の兆候を検出することができました。さらに重要なのは、これらの信号が明確になったことで、製造パートナーのプロセスエンジニアがデバッグの焦点をどこに絞るべきかを明確に把握できるようになり、より迅速かつ的確な是正措置を講じられるようになったことです。また、複数の製品からのデータが同じ集合的な観察結果に寄与することで、パートナーへのメッセージングがより強力になります。
このプロジェクトは半導体データに特化していますが、このアプローチは、特に使用できるあらゆる種類の空間データがある場合、さまざまな他のアプリケーションに適用できます。
私のプレゼンテーションはこれで終了です。お時間を割いてご視聴いただき、誠にありがとうございました。興味深い内容であったことを願っています。ご意見やご質問がございましたら、お気軽にお寄せください。喜んでお話しさせていただきます。
