JMPマップシェイプで半導体製造における隠れた宝石を発見半導体ウェーハ製造プロセスは、物理学と工学の驚異的な成果であり、数千もの微細な工程が積み重ねられ、現代社会に不可欠なデバイスが生み出されます。プロセスの各段階では、様々なツールがウェーハ表面を物理的に変化させ、所望の層プロファイルを実現します。プロセス全体の複雑さから、欠陥を最小限に抑え、製品歩留まりを最大化するために、ツールを最適化されたレシピで調整することが不可欠です。
量産体制の整備により、容易に解決できる問題の多くは解決済みとなり、より微細な欠陥を排除することでプロセスをさらに改善する責任は製品エンジニアに委ねられることになります。これらの欠陥シグネチャは、プロセスツールの物理的構造や動作パターンに類似していることが多く、不良率も低く（500ppm未満）、プロセスばらつきや膨大なテスト不良データに隠れています。本稿で概説した手法を用いることで、見えにくいウェーハ欠陥シグネチャを発見し、ファウンドリによる不良解析と是正措置の実施に繋げることに成功しました。
