Le processus de fabrication des plaquettes de semi-conducteurs est un véritable exploit de physique et d'ingénierie, impliquant des milliers d'étapes minutieuses qui se complètent pour créer des dispositifs essentiels au monde moderne. À chaque étape, différents ensembles d'outils effectuent des opérations qui modifient physiquement la surface des plaquettes afin d'obtenir les profils de couche souhaités. Compte tenu de la complexité du processus, il est impératif que les outils soient calibrés selon des formules optimisées afin de minimiser les défauts et d'optimiser le rendement du produit.
Grâce à la production en grande série, la plupart des problèmes mineurs ont été résolus et il incombe désormais aux ingénieurs produits d'affiner le processus en éliminant les défauts les plus subtils. Ces signatures de défauts ressemblent souvent à la structure physique ou aux schémas de mouvement des outils de traitement et présentent de faibles taux de défaillance (< 500 ppm), dissimulés par les variations du processus et les montagnes de données d'échec des tests. La méthodologie décrite dans cet article a permis de mettre en évidence avec succès les signatures de défauts de plaquettes masquées, ce qui a conduit à une analyse des défaillances et à la mise en œuvre de mesures correctives par la fonderie.
