반도체 소자와 회로는 노화로 인한 마모에 취약하며, 이는 성능 저하 및 회로 고장으로 이어집니다. 고품질 제품을 생산하기 위해서는 노화에 대한 특성 분석 및 마진 확보가 매우 중요합니다. 반도체 칩의 I/O 회로는 이전 세대 기술로 제작된 칩과의 호환성을 위해 더 높은 전압에서 동작해야 합니다. 그러나 최신 노드에서는 스케일링 문제로 인해 고전압 소자를 직접 제작할 수 없습니다. 따라서 이러한 회로는 저전압 소자를 쌓아서 구성합니다. 이때 전압 분배가 균일하지 않으면 비대칭적인 마모와 조기 회로 고장이 발생할 수 있습니다.
기능 데이터 탐색기(FDE)는 화학 스펙트럼 분석에 사용됩니다. 본 연구에서는 FDE를 확장하여 1.8V 네이티브 소자를 사용하여 구축된 3.3V VI/O 테스트 회로의 출력 파형 하강 에지 변화를 모델링했습니다. 이 변화는 적층형 소자 쌍 중 하나에 핫 캐리어가 주입될 때 발생합니다. 기존에는 출력 저전류(IOL) 저하에 대한 파라미터 신뢰성 모델을 생성한 후 이를 응용 파라미터(하강 시간)로 변환했습니다. 하지만 FDE를 사용하면 파형 변화와 하강 시간을 직접적으로 파악할 수 있습니다. 기능 주성분 분석(FPCA)을 통해 시스템을 더 적은 파라미터로 표현할 수 있으므로 모델을 간소화하고 예측 가능성을 높일 수 있습니다.
