実験計画法による高速ハードウェアインターフェース開発リチャード・オールレッド、シニアスタッフエンジニア、SiSoft直交
Barry Katz 氏、Si Soft 社長兼 CTO
インターネットの利用が爆発的に増加したことで、帯域幅の能力に対する需要が急増しました。そのため、コンピュータ通信業界は、通信リンクの回線速度、密度、消費電力を向上させるために、限界を常に押し広げる必要に迫られています。
これらのリンクの設計は非常に複雑な作業であり、コスト、パフォーマンス、電力などの複数の目的を比較検討して競争力のある製品を作成する必要があります。このポスターでは、実験計画法と応答曲面モデリング手法がどのように使用されたかを説明し、実演します。
設計上の問題を解決し、製造のばらつきを定量化し、歩留まりのパフォーマンスを予測します。この取り組みにより、業界初の 100 ギガビット イーサネット CMOS PHY チップセットが誕生しました。
