El vídeo se grabó en marzo de 2025 utilizando JMP 18.
¿Busca la manera de encontrar el equilibrio perfecto entre potencia y velocidad para el diseño de su chip semiconductor? ¿Es usted ingeniero responsable del diseño o de las pruebas de validación para garantizar que sus soluciones de hardware cumplan con los requisitos de sus clientes? ¿Busca métodos eficientes para predecir el comportamiento de un sistema en chip (SoC) en condiciones reales?
En esta sesión de Dominando JMP, utilizaremos el diseño de experimentos (DOE) y el modelado predictivo de JMP Pro para diseñar y evaluar el rendimiento esperado de un SoC semiconductor CMOS. Abordaremos lo siguiente:
- Desarrollar un modelo de temporización y potencia de alta calidad para predecir el comportamiento del sistema y asegurar que cumpla con las especificaciones.
- Correlacionar los resultados de la simulación del circuito con las mediciones de caracterización del silicio para validar el diseño del circuito.
- Determinar las condiciones óptimas de funcionamiento del SOC para alcanzar los objetivos de rendimiento deseados.
