Das Video wurde im März 2025 mit JMP 18 aufgenommen.
Suchen Sie nach Möglichkeiten, den optimalen Kompromiss zwischen Leistung und Geschwindigkeit für Ihr Halbleiterchip-Design zu finden? Sind Sie Ingenieur und verantwortlich für die Entwicklung oder Validierung von Hardwarelösungen, um deren Kundenzufriedenheit sicherzustellen? Suchen Sie nach effizienten Methoden, um das Verhalten eines System-on-a-Chip (SoC) unter realen Bedingungen vorherzusagen?
In dieser Mastering-JMP-Session nutzen wir DOE und JMP Pro zur Vorhersagemodellierung, um die zu erwartende Leistung eines CMOS-Halbleiter-SoC zu entwerfen und zu bewerten. Wir werden:
- Entwickeln Sie ein hochwertiges Timing- und Leistungsmodell, um das Systemverhalten vorherzusagen und sicherzustellen, dass es die Spezifikationen erfüllt.
- Korrelieren Sie die Ergebnisse der Schaltungssimulation mit den Silizium-Charakterisierungsmessungen, um das Schaltungsdesign zu validieren.
- Ermitteln Sie die optimalen SOC-Betriebsbedingungen, um die gewünschten Leistungsziele zu erreichen.
