半導体製造業界は、高度な分析技術の力を借りて、変革の時代を迎えようとしています。本プレゼンテーションでは、JMPソフトウェアにおける予測モデリングと診断分析の適用について深く掘り下げ、特に重要な初期選別・クラス分け試験段階における製造成果の大幅な向上を目指します。半導体製造プロセスの様々な段階で収集された包括的なパラメトリックデータを活用することで、ユニットレベルの合否判定の予測精度を向上させ、潜在的な欠陥の根本原因を解明する取り組みへと踏み出します。
本研究では、JMPの予測モデリング機能を戦略的に活用し、半導体製品の最終的なシステムレベルテスト状況を正確に予測する手法に焦点を当てています。このアプローチは、問題の早期発見を可能にするだけでなく、タイムリーな是正措置の実施を促進し、歩留まりの向上と優れた製品品質の確保につながります。同時に、JMPの診断分析機能はデータを詳細に分析し、製造業者が複雑に絡み合った製造プロセス全体における不具合の根本原因を特定し、対処することを可能にします。
このプレゼンテーションでは、JMPのこれらの機能の実際の応用例を紹介し、半導体製造ワークフローの効率化における重要な役割を実証します。予測モデリングと診断分析を効果的に活用することで、生産成果の最適化、コスト削減、製品信頼性の向上を実現する方法をご覧ください。半導体製造の未来を再定義する最先端の分析戦略を探求するこの機会にぜひご参加ください。
皆さん、おはようございます。私の名前はジョン・シュー、同僚の名前はスラジ・シンディアです。二人ともインテルコーポレーションに所属しています。ご存知の通り、インテルは半導体製造会社です。コンピューターチップをはじめとする様々なチップを製造しています。本日は、私たちが行った研究の一つをご紹介したいと思います。本日のテーマは「JMPによる半導体製造テストの革新」です。
JMPにAI手法を適用し、テストステアリングの予測モデリングを支援しています。予測は4つのセクションに分かれています。まず、半導体製造業界の概要を簡単に紹介し、次にJMPでニューラルネットワークとブースティングを用いた予測モデリング手法について説明します。
次に、JMPのデモユースケーススタディをご紹介します。JMPで製造試験を適応させるテストです。JMPアプリケーションの使い方、JMPニューラルネットワークとPCAの使い方について解説します。最後に、まとめと結論を述べます。
半導体の概要。現代技術の中核を担う、極めて重要かつ急速に進化する分野と言えるでしょう。半導体は、実はICと呼ばれることもありますが、スマートフォン、コンピューター、自動車、そして家庭用冷蔵庫など、あらゆる電子機器に欠かせない部品です。
この業界は、高いレベルのイノベーションと多額の資本支出を特徴としており、おそらく 1 つの工場を建設するために 100 億ドルが費やされるでしょう。また、シリコン市場の需要は、メモリ、チャーム、高速メモリ、マイクロプロセッサなど、半導体に関連する市場セグメントの少なくとも一部であると言えます。
もっと普及しているものといえば、コンピューターのCPUでしょう。自動車など様々なデバイスで使われる標準回路のような汎用集積回路、特定用途向け集積回路のようなASIC、そして信号機などに使われるアナログストリップなど。
次に、半導体製造モデルの概要を簡単にご説明します。IDM、ファブレス、あるいはピュアプレイファウンドリーと呼ばれる企業は、おそらく3種類くらいでしょう。ファブレス企業はチップの設計と製造のみを行いますが、チップ自体の製造は行いません。AMD、Nvidia、Qualcommなどがその例です。
また、自社製品を持たない企業もあります。自社設計のICは持たず、他のファブレス企業向けにICを製造しています。数少ない[inaudible 00:03:37]はTSMCや[inaudible 00:03:39]ファウンドリです。しかし、IntelやSamsungのように、全てを共同で行う企業もあります。
基本的に、チップは自社設計で、自社で製造し、自社工場を建設しています。その後、組み立てと最終チップの製造を行い、HPやDellなどのお客様に出荷します。そして、最終顧客向けのコンピュータを製造していただきます。さらに、高度な半導体製造プロセスも提供しています。
半導体の製造プロセスには、実際には数百もの異なる工程が含まれます。しかし、これは非常に高次の段階であり、基本的にはシリコンウエハから始まります。Seasonic社のような企業は、シリコンを製造し、それをウエハに切り出し、Intelに出荷します。その後、私たちはウエハからチップを製造するために、多くの工程を経ます。
最初のステップは酸化です。基本的には、ウェハ表面に二酸化ケイ素の層を成長させるプロセスです。次にフォトリソグラフィーを行い、感光性化学薬品を用いてウェハ上に回路設計を形成します。次に、不要な材料をエッチングで除去し、所望のパターンを形成します。次にドーピングを行い、不純物を導入してシリコンの電子特性を変化させ、最後に堆積を行います。
実際には、様々な技術を用いてウェハに材料の層を追加しています。例えば、その上にさらに別の層を重ねるといった具合です。その後、電子ダイソーティングとテストを行います。しかし、今日の研究は、このテストと呼ばれるプロセスに焦点を当てます。
次のスライドでは、テストプロセスの実行方法についてさらに詳しく説明します。
ジョン、ありがとう。半導体製造プロセスの概要を説明していただき、ありがとうございます。ジョンが実演されたように、半導体製造プロセスにはいくつかの段階があります。テストは、ダイの技術的な良否を検証するプロセスの主要な段階です。これは、それ以前のすべての製造工程が、集積回路またはダイの設計要件を満たしているかどうかをテストする段階です。
半導体テストには、主に3つの段階、あるいはフェーズがあります。1つ目は電気ダイテストです。これは、ダイをダイシングすることなく、ウェハ上でダイをテストする段階です。この小さな写真に示されているようなウェハプローブがダイの内部ノードをプローブし、電圧、電源からの電流、リーク電流などを測定します。
電気ダイソートテストに合格したユニットは、その後、ウェーハから切り分けられ、パッケージ化されます。パッケージ化されたユニットは、コンピューターのマザーボード、あの黒い部品、集積回路を見たことがあるほとんどの人にとっておそらく馴染みのあるもののように見えます。
これらは現在パッケージ化されており、数百万ものテストパターンを用いて、機能性と性能の両方がテストされています。ユニットがこれらのテストパターンの1つでも不合格になった場合、そのユニットは廃棄されます。パフォーマンス基準を満たさない場合、またはあるビンのパフォーマンスしきい値を満たさない場合、そのユニットはより低いビンに分類され、基準以下のパフォーマンスがテストされます。その基準を満たさない場合、さらに低いビンでテストされ、さらに低いビンでテストされます。最も低いパフォーマンスビンを満たさない場合、そのユニットは廃棄され、その繰り返しとなります。
これは製造テストフローにおける2番目の主要ステージであり、クラステストまたはパッケージテストと呼ばれます。パッケージテストステージの後には、テストステアリングと呼ばれるソケットがあります。これは、オフラインツールが部品を3つ以上のレーンのいずれかに誘導し、ダイを最終システムレベルテストと呼ばれるテストにかけるステージです。
これはテスト ソケット、または最も高価なテスト ソケットであり、現在パッケージ化されているダイがマザーボードにマウントされ、高度なアプリケーションのようなテストが行われます。
Windows OSやLinuxの起動、Chromeブラウザなどの高機能アプリケーション、さらにはJMPのようなアプリケーションも、マザーボードに実装された部品上で実行されます。これは、エンドユーザーがコンピュータを使用するような最終用途にできるだけ近づけるためです。ダイ部品が…このシステムレベルテストに合格すれば、Intelの顧客または半導体メーカーの顧客に出荷されます。
なぜVLSIテストや集積回路テストが必要なのでしょうか？テストは機能保証にとって極めて重要です。製造されるすべてのダイには、必然的に欠陥が発生する可能性があります。製造の各段階で欠陥が発生する可能性があり、これらの製造段階の後には、欠陥部品を除去するためのテスト段階が必要になります。
多くの場合、欠陥のある部品は、金型を設計どおりの機能性に適合させず、場合によっては、金型が設計されたパフォーマンス要件を満たさないこともあります。
テストが重要な役割を果たすのは、機能保証だけでなく、性能保証においてもです。こうした欠陥検出と機能保証に加え、テストは歩留まり学習にも役立ちます。歩留まり学習とは、製造フローの改善を意味します。テストプロセスで検出された欠陥箇所を、例えばフォトリソグラフィやエッチングなどの製造プロセスの改善に活用することで、欠陥が発生しないように製造フローを制御することができます。
これは、収益を最大化し、最終利益のコスト削減を最大化するために極めて重要であり、歩留まりの改善率がわずかでも向上すると、メーカーにとって大幅なコスト削減につながります。
半導体テスト、あるいはVLSIテストにおける課題は何でしょうか？VLSIはVery Large Scale Integrated Circuit（大規模集積回路）の略称で、現代のマイクロプロセッサに集積されるトランジスタの数が100億個を超えていることがその理由です。
右側には、現代のマイクロプロセッサの小さなクリップアートがあります。個々のトランジスタのサイズは1桁ナノメートルほどに小さくなっています。これは、1,000個のトランジスタ、あるいは髪の毛1本分の1,000個の部品を組み込むようなものです。
テストにかかるコストと時間の浪費は、個々のトランジスタを個別にテストする必要があることに起因します。このような設計では、すべてのトランジスタを個別にテストするために必要なテストパターンの数は想像に難くありません。その結果、膨大な量のテストデータが生成され、個々のトランジスタのどこに欠陥があるのかを診断するためにこのテストデータを分析するだけでなく、この膨大なデータを処理して良否を検証し、ダイが最高ランクのビンに適合しているのか、それともお客様に出荷する前に下位のビンに分類する必要があるのかを判断するための性能特性評価を行う必要が生じます。
VLSIテストにおける予測モデリングの役割は、これまでの分析結果に基づいて、今や明確に理解できるようになりました。莫大なコスト削減の可能性と、膨大なデータセットから有用で実用的な洞察を引き出す可能性を秘めています。この予測モデリング技術は、非常に少ないテストパターンで潜在的な問題を特定することで、欠陥の早期発見に活用できます。
最終段階のテストまで待つのではなく、少数のテストでどのダイが合格または不合格になるかを予測することで、コストとテスト時間を大幅に削減できます。予測モデリングは、特定のテスト段階を完全に排除するためにも使用できます。このケーススタディでは、テストステアリング段階を省略し、ダイを複数のレーンのいずれかに分割して最終レベルのシステムテストを行う専用のテスターを配置します。
予測モデリングは、相関関係が高い特定のテスト段階を意図的にかつ実用的に活用することで、その段階を全て排除することが可能です。歩留まり学習と品質向上の観点から、予測モデリングによって実現可能な改善は大きな可能性を秘めています。そこで、本ケーススタディでは、JMPとJMPで学習したニューラルネットワークベースのモデルを用いて、「テストステアリング段階」と呼ばれるテスト段階をどのように排除できるかを検証します。
ご存知のとおり、ソートからクラス、クラスから SLT までの 3 つの異なるテスト段階には、中間テスト聴力段階があり、そこでオフライン測定を行って、多数の最終システム レベル テスト レーンの 1 つに部品を誘導します。
このケーススタディでは、3つのテストレーンがあり、各テストレーンのテスト時間はTT1からTT3で区切られています。TT1は、パフォーマンスが最も高いユニットをテストするための最長のテストレーンで、パフォーマンスが最も低いユニットをテストするための最短のテストレーンです。ここで私たちが試みているのは、オフライン測定ツールによるXC2測定ではなく、JMPによる予測モデリングを用いて、個々のダイをこれらのテストレーンのいずれかに誘導することです。
ソートテストとクラステストの段階で既に行われたインライン測定結果を用いて、個々のダイをどのテストレーンでテストすべきかを予測しようとしています。データセットには、テスト済みのユニットが13,186個あります。これらの13,186個のユニットには、現場で測定された16個のセンサー信号があります。これらの信号のうち5つはカテゴリ入力、11つは数値入力であり、出力はTT1からTT3までの3つのカテゴリ値のいずれかです。
ご覧のとおり、分布はかなり偏っており、ユニットの中では TT3 が優勢で、TT1 は最も少なく、約 564 ～ 10,488 となっています。
X1からX5はカテゴリ入力です。X1からX5までの範囲は、最小2レベルから最大22レベルまで、複数のカテゴリ範囲にまたがっています。数値入力であるX6からX16の範囲は、かなり多様な値域に広がっています。X6では0.01から1.5までの範囲が見られます。X14では、0から2,500以上までの範囲が最も広くなっています。つまり、入力値の範囲はかなり多様です。
JMPでニューラルネットワークベースのベースラインモデルを構築し、現場で収集した16個の入力信号を用いて、これら3つのカテゴリ値のいずれかを予測する方法を検討します。Jumpでのモデル構築演習を始めるにあたり、分類精度に関する有用な知見が得られる、可能な限りシンプルなニューラルネットワークモデルから始めます。
まずは3つのニューロンを持つ単層ニューラルネットワークから始めます。5分割交差検証を行います。学習率は0.1に設定します。ブースティングは行いません。つまり、追加モデルの数は0に設定します。巡回回数は1に設定します。つまり、収束後の増分バックプロパゲーション学習は行いません。
個々のニューロンごとに、活性化関数を双曲線正接関数に設定します。JMPを開いて、モデル構築プロセスの実演を行ってみましょう。ここにデータテーブルがありますので、共有します。
ここにデータテーブルがあります。X1からX16までの入力と、テスト時間平面（TT1からTT3の3つのうちの1つ）が表示されています。表示されているのが3つの値です。それでは予測モデリングを始めましょう。「分析」ドロップダウンから予測モデリングを選択し、ニューラルネットワークのトレーニングを開始します。
X因子、つまり入力値にはX1～X16を使用します。Y応答にはTTレーンを使用します。「OK」をクリックします。ニューラルネットワークのトレーニングメニューが表示されます。このメニューで、KFold交差検証を使用します。前述の通り、フォールド数は5とします。
ランダムシードには、スライドで使用した数値と同じ数値を使用します。これにより、数値に一貫性が生まれます。第1層には3つのニューロンを配置します。これはベースラインモデルです。第2層にはニューロンを配置しません。活性化関数にはTanh双曲線関数を使用します。
基本的にはシグモイド関数です。ブースティングは行いません。モデル数は0、学習率は0.1に設定します。「Go」をクリックして学習プロセスを開始します。モデルの構築と学習が進み、なんとシンプルなモデルになりました。モデルはあっという間に構築できました。ご覧の通り、かなり良好な一般化R2乗が得られています。13,000ユニットのデータセットに対して、わずか3つのニューロンでも同様です。
KFoldを5に設定しているため、データセット全体の80%がトレーニングに、20%が検証に使用されます。この中で注目すべきは、トレーニングデータセットと検証データセットの決定係数がそれぞれ92.9%と93%と高いことです。誤分類が見られます。混同行列を見ると、実際のTTレーン、つまりy軸に真の状態、x軸に予測状態が示されています。
このデータセットでは、誤分類率が約20%と最も高く、ニューラルネットワークモデルによってTT1がTT2と予測される確率が20%あります。ここで、目的に合わせてプロットしてみましょう。誤分類率は15%以下が理想的ですが、20%以下でも許容範囲です。この誤分類率をどのように改善していくか、これから示していきます。
ここでニューラルネットワーク図をプロットします。ご覧の通り、16個の入力があります。最初の層に指定した3つのニューロンです。これらのニューロンはそれぞれ、Tanh双曲線活性化関数とTTレーンを出力として持ちます。次に、モデルの複雑さを増やしていきます。先ほど述べたように、これはベースラインモデルです。誤分類率を改善できるように、モデルを複雑化、つまり複雑化させてみましょう。
第一段階ではニューロンが3つ、第二段階ではニューロンが0つでした。今度はニューロンを2つに増やします。ブースティングは行わず、学習率も同じままです。学習率は調整可能で、収束速度に応じて変更可能ですが、精度は犠牲になります。
学習率を上げると、大域的最小値ではなく局所的最小値に落ち着く可能性があります。収束は速くなりますが、大域的最小値ではなく局所的最小値に落ち着くリスクがあります。ペナルティ手法はいくつか変更可能です。基本的には、二乗最小平均二乗誤差を使用します。巡回回数は1に設定します。
モデルの構築が進むにつれて、R-2乗がベースラインモデル（ご記憶の通り0.92と0.93）と比べて既に改善していることがわかります。R-2乗を3倍にしたモデルでは、R-2乗がさらに改善されています。誤分類率も0.2から0.18に改善され、実質的に18%となっています。図を見てみましょう。2つのステージがあり、第1ステージには3つのニューロン、第2ステージには2つのニューロンがあります。
では、モデルの複雑さをさらに高めて、誤分類率がどのように変化するかを見てみましょう。モデルの複雑さを高める際に注意すべき点の1つは、データに過剰適合して一般性を失ってしまうリスクを回避することです。しかし、13,000ユニットのレベルで、パラメータがどの程度増加するかを見てみましょう。
ご覧のとおり、構築中のモデルのニューロン数を増やすと、トレーニング期間が長くなります。ここでは、モデルの複雑さが増した際の一般化R2乗を示しています。ご覧のとおり、モデルパラメータを単純に増やしても必ずしも精度が向上するとは限りません。これは、前述したように、過学習のリスクがあるためです。
ご覧の通り、決定係数はそれぞれ0.937と0.936で、3x2ネットワークをわずかに上回っていますが、大きな差はありません。また、ご覧の通り、誤分類率は複雑さの増加に伴いわずかに低下しています。図をプロットすると、第1ステージには最大5個のニューロンがあり、第2ステージには最大7個のニューロンがあることがわかります。
モデルの複雑さを増すことが必ずしも誤分類率の改善につながるわけではありません。そこで、ブースティングやモデルパラメータとブースティングの組み合わせといったインテリジェントなチューニング手法を用いて精度を向上させます。では、一定の精度と誤分類率を達成した上で、入力の複雑さをどのように削減できるかを検討してみましょう。
16個の入力を使用しています。今回の場合、同じ精度を維持するために入力数を減らすにはどうすればよいでしょうか？ここで述べたように、モデルの複雑さは増しましたが、誤分類の精度はわずかに低下しました。入力数を減らすことで、モデルの過剰適合性を改善するにはどうすればよいでしょうか？そこでJMPが役立ちます。JMPに搭載されている主成分分析の多変量解析法を用いることで、より少ない入力数でモデルを構築することができます。
入力データセットから主成分を選択し、エラー数が最小となるような主成分を必要な数だけ選びます。お気づきのとおり、入力はX1～X16です。主成分分析ではJMPが分析できる入力は数値のみであるため、数値入力のみを選択しています。
ご覧のとおり、データセットには11個の主成分があります。しかし、主成分が増加するごとに、取り込まれる入力分散は減少します。PCAの屈曲点がどこにあるのかを確認するために、スクリープロットをプロットしてみましょう。ご覧のとおり、屈曲点は主成分が約2つあるところで発生します。つまり、分散の大部分はわずか2つの主成分で取り込まれているということです。
固有値の増分CDFもプロットして確認してみましょう。ご覧の通り、入力分散の約90%が6つの固有ベクトル、つまり6つの主成分だけで捉えられています。これから、この6つの主成分に加え、ニューラルネットワークの学習にカテゴリカル入力を加えます。主成分分析ツールを起動した際に、JMPはPCAにカテゴリカル入力ではなく、数値入力のみを使用することを思い出してください。
ニューラルネットワークでは、カテゴリカルデータを追加し、選択した主成分を使ってネットワークを構築する必要があります。さて、先ほどのデータテーブルに戻りましょう。今回の分析で得られた主成分を保存しておきました。主成分を選択し、ニューラルネットワークモデルを再度構築します。
生成した6つの主成分があります。これらを入力用に保存し、X1～X5を他の入力として補完します。TTレーンをY応答、つまり出力として使用します。KFoldクロスバリデーションとランダムシードは、同じものを使用します。第1層には3つのニューロン、第2層には2つのニューロンを使用します。
増分モデルの数については、最初はブースティングなしで意味ゼロで進めます。その後、ブースティングを使って検証します。「Go」をクリックします。フォールドの数が同じであることに気づくでしょう。つまり、データの20%を検証に、80%をトレーニングに使用します。
さあ、準備はいいですか？16種類すべてを使った場合とほぼ同じ精度を達成していることがわかります。まず確認しておきたいのは、今は入力が6つの主成分と5つのカテゴリの計11種類しかないということです。ニューラルネットワークは3×2のニューラルネットワークです。誤分類率は良好で、11種類の入力すべてを使った場合と、より複雑な5×7のネットワークを使った場合とほぼ同じです。
では、これからどう進めていくのでしょうか？モデルのニューロン数を増やし、それが誤分類率にどう影響するかを見てみましょう。モデルの学習が進むにつれて複雑度が増し、学習にかかる時間も長くなります。ブースティングを導入した際にもお気づきかと思いますが、1日を通して学習にかかる時間はさらに長くなります。
7x5のネットワークでは、入力数を減らしたため、精度が向上していることがわかります。これは直感に反するかもしれませんが、モデルの複雑さの選択により、入力数を減らすことで精度が向上する場合もあります。
これが、このことから得られる、自明ではない、あるいは自明ではない洞察です。ここからさらに進んで、図を見てみましょう。先ほど言ったように、6つの主成分と5つのカテゴリ入力があります。モデルの複雑さは、ネットワークが5つ増えることで7倍になっています。
では、ブースティングを行いましょう。ブースティングを補助してみましょう。JMPで覚えておくべき点の一つは、ブースティングは第1層でのみ機能することです。つまり、JMPは第2層で指定されたニューロンの数を無視します。ブースティングには第1層のニューロンのみが使用されます。
第一層にはニューロンがなくなり、ブースティング率は5、第一層のニューロン数は3になります。ブースティングとは、収束後の予測値と入力値との間の誤差を意味します。モデルのブースティングを増分するごとに、目標予測値と正解値との間の誤差率は最小化されます。この場合、ニューロンの総数は15個になります。
ここからブースティングのデモンストレーションに移りましょう。モデルは、ここで選択したモデルの数に応じてスケーリングされます。今回の場合は5で、これは第一段階のニューロン数をスケーリングするための係数として使用されています。結果として得られるモデルでは、ニューロン数は15個となり、トレーニングデータセットに対して5分割交差検証されています。それでは、適合モデルを見てみましょう。その後、プレゼンテーションを終了します。
先ほども述べたように、ブースティングではトレーニングに時間がかかります。ご覧のとおり、ブースティング層が1層しかないため、決定係数は5x7のネットワークに比べて低くなっていますが、当初構築したベースラインモデルよりは優れています。ベースラインモデルと5分割交差検証モデルを比較したものが、こちらです。
ご覧の通り、ブーストモデルはここにあります。これはブーストモデルとベースラインモデルを比較したものです。精度もここにあります。ブーストモデルとベースラインモデルは非常によく似ています。
では、プレゼンテーションを締めくくりましょう。スライドに戻りましょう。ご覧の通り、ベースラインモデルを学習しました。その後、PCAを用いて入力データの複雑さを軽減しました。6つの主成分を選択し、カテゴリカル変数X1～X5を追加して、ニューラルネットワークを学習しました。
入力。入力を削減することで精度が向上しました。これは、モデルの複雑さが増しても必ずしもモデルの精度が向上するわけではないという重要な洞察です。しかし、入力の複雑さを削減することで精度が向上する可能性があります。次に、先ほど示したスクリープロットを使用して、学習用の主成分として6つのニューロン、つまり6つの基底ベクトルを選択しました。
これは今日は省略しましたが、カテゴリカル入力のみを扱うケースです。ご覧の通り、精度が大幅に低下しています。つまり、入力の複雑さを際限なく削減してもモデルの精度は低下しないということです。
次に、ブースティングステージを5にしました。この場合、3つのニューロンでブースティングステージを2にしています。ご覧のとおり、ブースティングステージを2から5に増やすと、誤分類率と決定係数が改善されます。
このようなネットワーク間で比較することができます。今回は、多くのモデルを構築しましたが、最終的に使用した3つの主要なモデルだけを比較しています。私たちの場合、ブースティング5、主成分6、入力5のシンプルな2層ニューラルネットワークだけで、求めていた精度の閾値を満たしました。
いずれの場合も、アプリケーションの精度要件が何であるかを検討する必要があります。そして、学習パラメータ、モデルの複雑さ、入力の複雑さの両方を試した上で、モデルを慎重に選択してください。本日のプレゼンテーションでは、JMPでニューラルネットワークモデルをどのように活用できるか、つまり集積回路の適応型テストステアリングという対象アプリケーションについて検証しました。
様々な予測モデルを検証しました。単純なニューラルネットワーク、主成分ニューラルネットワーク、そして主成分とブースティングを組み合わせたニューラルネットワークを検証しました。そして、必要な追加テストリソースの面での改善を実証しました。
このケースでは、特定のクラスのテスト段階で既に行われたin-C2測定結果を用いてシステムレベルのテストレーンを予測することで、マシン1台あたり最大10万ドルにも及ぶXC2測定ツールを削減することができました。このようなテストにおける機会主義的なコスト削減は、シンプルな2層ニューラルネットワークによって実現可能です。
一つだけ言及しておきたいのは、JMPのユーザーインターフェースでは2層ニューラルネットワークしか学習できませんが、JSLを使うことでニューラルネットワークの複雑さを拡張し、より深いニューラルネットワークをカスタマイズして構築できるということです。これは、大規模なデータセットを扱うハイエンドアプリケーションで必要になる場合があります。本日のプレゼンテーションは以上です。ご清聴ありがとうございました。
