エピタキシャル シリコンの成長速度の予測における JMP DOE 解析とモデリング最適化の応用 – アプライド マテリアルズ半導体製造では、エピタキシャルシリコンがウェーハ基板に広く使用されています。pMOS SiGe 、 nMOS SiP 、トレンチ充填およびその他のアプリケーション。エピタキシャル シリコン層の成長速度は、複数のステップと複数のプロセス パラメータの影響を受けます。このような強力なインタラクティブな予測モデルをより効率的に構築するには、徹底的かつ包括的なDOE評価と、高度に直交する DOE の設計が必要です。このプロジェクトでは、エピタキシャル シリコンの成長速度に関する履歴データを設計評価の開始点として使用します。予測モデルを構築する場合、この履歴データ構造は有効性が弱く、 D 効率が低く、設計の均一性が低く、効果の相関性と予測の分散が高くなります。モデリング中、 RSM の段階的アルゴリズムはモデルの自由度が欠如しているため不安定であり、その結果、モデルの再現性が低下し、最適な設計点の信頼区間が広すぎます。さらに、 RSM モデルでは 2 つの強力な相互作用が観察されました。1 つの相互作用は効果間の高い相関関係に起因する可能性があり、もう 1 つの相互作用はプロセスの競合メカニズムに関連しています。次に、ロバスト設計とモンテカルロ シミュレーションを使用して公差設計が実行され、設計空間プロファイラーを使用して公差割り当て分析が行われ、将来の技術要件がシミュレートされます。既存の DOE構造を改善し、最小限のコストで予測モデルを最適化するために、新しい DOE を使用するのではなく、拡張設計手法を使用して、次の 3 つの方法で既存の DOE 構造を改善しました。 (1)非直交データを削除する; (2)デフォルトの強調アルゴリズム。 JMP は、非常に包括的な拡張設計を通じて、最適な 4 つの拡張データ ポイントを推奨しました。これにより、最終的にDOE構造が改善され、履歴データの利用効率が大幅に向上し、プロセス開発サイクルとコストが大幅に短縮されました。
