레벨: 초급
Zoe Toigo, 신호 및 전력 무결성 엔지니어, Microsoft
Priya Pathmanathan, 수석 신호 및 전력 무결성 엔지니어, Microsoft
Martin Rodriguez, Microsoft 전력 무결성 엔지니어
Doug White, 수석 신호 및 전력 무결성 엔지니어링 관리자, Microsoft
컴퓨터 시스템의 복잡성이 계속 증가함에 따라 칩에 효율적으로 전력을 공급해야 합니다. 전력 공급 네트워크(PDN)의 설계 과제는 전체 시스템 성능에 영향을 미치는 낮은 임피던스 경로를 통해 안정적인 저잡음 전압을 제공하는 것입니다. 제안된 PDN의 정확한 모델은 초기 시스템 아키텍처 결정에 필요하며 물리적 설계가 성숙함에 따라 레이아웃 요구 사항을 계속 추진합니다.
PDN 설계 프로세스의 한 부분은 3D HFSS(전자기장 해결 도구)에서 칩 패키지 모델을 만드는 것과 관련됩니다. FEM(Finite Element Method) 필드 솔버의 복잡한 S-파라미터 모델은 종종 회로 요소 근사로 단순화됩니다. 이전에는 회로가 3D 모델과 일치할 때까지 패키지의 2차원 회로 근사치에 대한 입력 매개변수를 수동으로 맞추었습니다. 그러나 JMP의 사용자 지정 DOE 및 응답 표면 피팅은 모델 생성 및 상관 관계를 위한 실험 시뮬레이션 및 개발 시간의 수를 줄였습니다. 예측 프로파일은 12개 요인과 6개 반응 사이의 다항식 관계를 보여주었습니다. 바람직한 반응을 얻는 데 필요한 요인의 값을 결정하기 위해 선호도 함수를 사용했습니다. 이 데이터를 사용하여 예측된 응답을 회로 시뮬레이션과 연관시켰습니다.
