Usando JMP ® con estructuras de datos comunes a la fabricación de semiconductores
Joel Dobson, Estadístico Senior, Texas Instruments
La fabricación inicial de chips IC se realiza mediante lotes que consisten en obleas de silicona en fábricas denominadas obleas. Un lote fabuloso típico puede contener 25 obleas. Cada oblea puede tener miles de chips en una matriz rectangular. Existe una estructura jerárquica natural para los datos, con chips anidados en obleas y obleas anidadas en lotes. La fabricación de back-end de chips IC se produce en los sitios de ensamblaje y prueba (A / T). Los chips se cortan para separarlos de la oblea y se forman los lotes de ensamblaje. Los lotes de ensamblaje pueden contener fichas de obleas separadas, pero rara vez de lotes fabulosos separados. La jerarquía de datos resultante de los procesos de ensamblaje se suma a la de la oblea fab. Dada la estructura de datos descrita anteriormente, el modelado de parámetros críticos puede presentar desafíos significativos. Esta presentación revisará algunos de los riesgos y riesgos asociados con el seguimiento de los análisis de libros de texto simples para las personas que trabajan en la fabricación de semiconductores y mostrará las alternativas más apropiadas. Nuestro enfoque será en gran parte didáctico a través de estudios de casos en vivo en JMP.
