Verwendung von JMP ® mit Datenstrukturen, die in der Halbleiterfertigung üblich sind
Joel Dobson, leitender Statistiker bei Texas Instruments
Die Front-End-Herstellung von IC-Chips besteht aus Lots, die aus Silizium-Wafern in Fabriken bestehen, die als Wafer-Fabrik bezeichnet werden. Ein typisches Fab-Los kann 25 Wafer enthalten. Jeder Wafer kann Tausende von Chips in einer rechteckigen Anordnung haben. Es gibt eine natürliche hierarchische Struktur für die Daten, wobei Chips in Wafern und Wafer in Losen verschachtelt sind. Die Back-End-Herstellung von IC-Chips erfolgt an Montage- und Teststandorten (A / T). Die Chips werden zersägt, um sie vom Wafer zu trennen, und es werden Montagepartien gebildet. Baugruppen können Chips von separaten Wafern enthalten, selten jedoch von separaten Fertigungslosen. Die aus Montageprozessen resultierende Datenhierarchie erhöht die Waferfabrik. Angesichts der oben beschriebenen Datenstruktur kann die Modellierung kritischer Parameter erhebliche Herausforderungen darstellen. In dieser Präsentation werden einige der Fallstricke und Risiken beschrieben, die sich aus den einfachen Lehrbuchanalysen für Personen ergeben, die in der Halbleiterfertigung arbeiten, und die geeigneteren Alternativen aufzeigen. Unser Ansatz wird durch Live-Fallstudien in JMP weitgehend didaktisch sein.
